0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子硬件DIY视频

文章:613 被阅读:174.2w 粉丝数:137 关注数:1 点赞数:15

电子硬件DIY视频

广告

BJ-EPM240学习板:MAX II内部震动时钟使用实验

采用CPLD市场领先供应商提供的MAX® II 开发套件,您可以评估MAX II CPLD的系列特性....
的头像 电子硬件DIY视频 发表于 12-24 07:07 3314次阅读
BJ-EPM240学习板:MAX II内部震动时钟使用实验

课程8:简单的Testbench设计

描述测试信号的变化和测试过程的模块叫做测试平台(Testbench),它可以对电路模块进行动态的测试....
的头像 电子硬件DIY视频 发表于 12-24 07:06 2123次阅读
课程8:简单的Testbench设计

BJ-EPM240学习板:乘法器设计实验

乘法器是模拟式电子式电能表的重要组成部分,也是电能表计量误差的最主要来源。对时分割乘法器在谐波条件下....
的头像 电子硬件DIY视频 发表于 12-24 07:05 2600次阅读
BJ-EPM240学习板:乘法器设计实验

BJ-EPM240学习板:VGA接口实验

VGA接口就是显卡上输出模拟信号的接口,VGA(Video Graphics Array)接口,也叫....
的头像 电子硬件DIY视频 发表于 12-24 07:04 2594次阅读
BJ-EPM240学习板:VGA接口实验

BJ-EPM240学习板:Johnson计数器实验

在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生....
的头像 电子硬件DIY视频 发表于 12-24 07:03 1776次阅读
BJ-EPM240学习板:Johnson计数器实验

BJ-EPM240学习板:数码管显示实验

数码管要正常显示,就要用驱动电路来驱动数码管的各个段码,从而显示出我们要的数字,因此根据数码管的驱动....
的头像 电子硬件DIY视频 发表于 12-24 07:02 2670次阅读
BJ-EPM240学习板:数码管显示实验

课程3:FPGA开发流程概述

FPGA利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器....
的头像 电子硬件DIY视频 发表于 12-24 07:01 1544次阅读
课程3:FPGA开发流程概述

课程6:Quartus II使用简介与第一个工程实例

Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模块库,使....
的头像 电子硬件DIY视频 发表于 12-23 07:10 3823次阅读
课程6:Quartus II使用简介与第一个工程实例

BJ-EPM240学习板:按键消抖实验

按键消抖通常的按键所用开关为机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开....
的头像 电子硬件DIY视频 发表于 12-23 07:09 2960次阅读
BJ-EPM240学习板:按键消抖实验

课程4:Verilog语法基础

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模....
的头像 电子硬件DIY视频 发表于 12-23 07:08 2609次阅读
课程4:Verilog语法基础

FPGA教程:可编辑逻辑器件基础

PLD与一般数字芯片不同的是:PLD内部的数字电路可以在出厂后才规划决定,有些类型的PLD也允许在规....
的头像 电子硬件DIY视频 发表于 12-23 07:06 2151次阅读
FPGA教程:可编辑逻辑器件基础

课程5:BJ-EPM240学习板介绍

BJ-EPM240学习板主芯片使用的是Altera公司的MAXII系列EPM240T100C5,该芯....
的头像 电子硬件DIY视频 发表于 12-23 07:05 3038次阅读
课程5:BJ-EPM240学习板介绍

FPGA Verilog实现4位数码管动态显示

Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表....
的头像 电子硬件DIY视频 发表于 12-23 07:04 12570次阅读
FPGA Verilog实现4位数码管动态显示

基于STEP-MXO2-C核心板设计机器人竞赛通用软硬件平台

本设计采用STEP-MXO2-C核心板为控制板,设计了一款适用于各类机器人比赛的通用软硬件平台,30....
的头像 电子硬件DIY视频 发表于 12-23 07:03 1431次阅读

时序约束的四大步骤的具体介绍

FPGA中的时序问题是一个比较重要的问题,时序违例,尤其喜欢在资源利用率较高、时钟频率较高或者是位宽....
的头像 电子硬件DIY视频 发表于 12-23 07:02 4356次阅读
时序约束的四大步骤的具体介绍

时序约束的步骤分析

FPGA中的时序问题是一个比较重要的问题,时序违例,尤其喜欢在资源利用率较高、时钟频率较高或者是位宽....
的头像 电子硬件DIY视频 发表于 12-23 07:01 2152次阅读
时序约束的步骤分析

时序约束步骤:生成时钟约束

差分时钟是将数据从源传送到目的地有两种常用的电气方法。一种方法使用“单端”发信号概念,它在发射机和接....
的头像 电子硬件DIY视频 发表于 12-20 07:10 2163次阅读
时序约束步骤:生成时钟约束

时序约束步骤:系统同步与源同步

针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。它最大的....
的头像 电子硬件DIY视频 发表于 12-20 07:09 4646次阅读
时序约束步骤:系统同步与源同步

时序约束:不需要检查的路径

时序表示动态规模或过程的时间演化。它们用于识别、建模和预测在离散时间间隔内采样的数据中的模式和行为。....
的头像 电子硬件DIY视频 发表于 12-20 07:08 1930次阅读
时序约束:不需要检查的路径

时序约束:输入演示概念

约束有很多,并且总是有先后的,先约束哪些,再约束哪些,都有讲究。按工程需要,定义好步骤,这样就能一步....
的头像 电子硬件DIY视频 发表于 12-20 07:07 1833次阅读
时序约束:输入演示概念

基于ZYNQ FPGA与PC的IP设计与验证方案(7)

Zynq-7000系列的可编程结构经定制可以最大化系统级性能,满足特定应用的各种需求。该套件提供了包....
的头像 电子硬件DIY视频 发表于 12-20 07:06 1230次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(7)

基于ZYNQ FPGA与PC的IP设计与验证方案(6)

赛灵思可扩展处理平台芯片硬件的核心本质就是将通用基础双ARMCortex-A9MPCore处理器系统....
的头像 电子硬件DIY视频 发表于 12-20 07:05 937次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(6)

基于ZYNQ FPGA与PC的IP设计与验证方案(5)

应用开发人员利用可编程逻辑强大的并行处理能力,不仅可以解决多种不同信号处理应用中的大量数据处理问题,....
的头像 电子硬件DIY视频 发表于 12-20 07:04 1105次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(5)

基于ZYNQ FPGA与PC的IP设计与验证方案(4)

Zynq-7000嵌入式处理平台系列的每款产品均采用带有NEON及双精度浮点引擎的双核ARMCort....
的头像 电子硬件DIY视频 发表于 12-20 07:03 1106次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(4)

基于ZYNQ FPGA与PC的IP设计与验证方案(3)

Zynq-7000系列的可编程逻辑完全基于赛灵思最新7系列FPGA架构来设计,可确保28nm系列器件....
的头像 电子硬件DIY视频 发表于 12-20 07:02 1660次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(3)

基于ZYNQ FPGA与PC的IP设计与验证方案(2)

赛灵思公司(Xilinx)推出的行业第一个可扩展处理平台Zynq系列。旨在为视频监视、汽车驾驶员辅助....
的头像 电子硬件DIY视频 发表于 12-20 07:01 1316次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(2)

基于ZYNQ FPGA与PC的IP设计与验证方案(1)

AXI总线是一种多通道传输总线,将地址、读数据、写数据、握手信号在不同的通道中发送,不同的访问之间顺....
的头像 电子硬件DIY视频 发表于 12-19 07:10 1605次阅读
基于ZYNQ FPGA与PC的IP设计与验证方案(1)

第一个设计思路讲解:计数器架构八步法讲解

计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些....
的头像 电子硬件DIY视频 发表于 12-19 07:09 2842次阅读
第一个设计思路讲解:计数器架构八步法讲解

锆石FPGA A4_Nano开发板视频:HELLO FPGA之探索之谜

FPGA 的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源....
的头像 电子硬件DIY视频 发表于 12-19 07:08 1472次阅读

锆石FPGA A4_Nano开发板视:PS/2外设IP核的应用

IP核有三种不同的存在形式:HDL语言形式,网表形式、版图形式。分别对应我们常说的三类IP内核:软核....
的头像 电子硬件DIY视频 发表于 12-19 07:07 1737次阅读
锆石FPGA A4_Nano开发板视:PS/2外设IP核的应用