0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XL FPGA技术交流

文章:109 被阅读:14.3w 粉丝数:11 关注数:0 点赞数:0

分享易灵思FPGA

广告

易灵思SOC的片上RAM启动方案

首先片上RAM启动要在IP上关闭外部存储,如下图,Include the external memo....
的头像 XL FPGA技术交流 发表于 02-14 09:29 1508次阅读
易灵思SOC的片上RAM启动方案

Efinity RISC-V IDE安装与使用

step2: Import工程。选择Import Projectes... 或者在Project E....
的头像 XL FPGA技术交流 发表于 02-08 11:56 2008次阅读
Efinity RISC-V IDE安装与使用

Debug Core UUID mismatch案例总结

Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我....
的头像 XL FPGA技术交流 发表于 02-06 15:18 1888次阅读
Debug Core UUID mismatch案例总结

MIPI dsi TX移植注意事项简单总结

MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改....
的头像 XL FPGA技术交流 发表于 02-06 14:20 1668次阅读
MIPI dsi TX移植注意事项简单总结

在Trion上驱动PLL走pllin管脚

之前在Trion上一直强调驱动PLL要走pllin管脚。但是如果在硬件设计之时没有注意而把PLL输入....
的头像 XL FPGA技术交流 发表于 02-02 13:38 1144次阅读
在Trion上驱动PLL走pllin管脚

Hyperram使用注意事项总结

出于功耗的考虑,易灵思在存储方面提供了对hyperram的支持。在hyperram中使用中有些需要注....
的头像 XL FPGA技术交流 发表于 02-01 17:07 2885次阅读
Hyperram使用注意事项总结

浅谈易灵思RAM使用

易灵思RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
的头像 XL FPGA技术交流 发表于 02-01 09:53 1195次阅读
浅谈易灵思RAM使用

易灵思RAM在使用时的问题总结

在对ram进行初始化时需要指定文件路径,这里要注意'/'的方向。
的头像 XL FPGA技术交流 发表于 02-01 09:51 834次阅读
易灵思RAM在使用时的问题总结

易灵思MIPI CSI自环调试步骤

最近在帮助客户分析MIPI的问题,所以有此总结。第一次使用MIPI的人可能不知道怎么在易灵思平台上下....
的头像 XL FPGA技术交流 发表于 12-26 10:59 4354次阅读
易灵思MIPI CSI自环调试步骤

Questa Sim不支持-novopt问题

在仿真中为防止信号被优化,会在modelsim仿真的do文件中使用vsim -novopt项,但是Q....
的头像 XL FPGA技术交流 发表于 12-23 10:34 5166次阅读
Questa Sim不支持-novopt问题

易灵思对GD25系列flash的支持

鉴于目前很多客户有国产化的需求,最近我们安排了一次对GD falsh的测试。
的头像 XL FPGA技术交流 发表于 12-19 13:56 2059次阅读
易灵思对GD25系列flash的支持

钛金系列压缩与非压缩文件多镜像问题

根据客户的反馈和需求,我们做了一个Ti60压缩与非压缩文件的多镜像与加载时间的验证。
的头像 XL FPGA技术交流 发表于 12-01 10:16 832次阅读
钛金系列压缩与非压缩文件多镜像问题

gtkwave如何规避覆盖上一次弹窗设置好的排序和参数

迄今为止,大家都在吐槽gtkwave debug每次弹窗都会覆盖上一次弹窗设置好的排序和参数。下面我....
的头像 XL FPGA技术交流 发表于 09-06 15:41 1433次阅读
gtkwave如何规避覆盖上一次弹窗设置好的排序和参数

如何去掉SPI0和UART0选项

软件支持版本:目前验证了2021.2和2022.1,之前的版本应该也可以支持,需要自己验证。 打开s....
的头像 XL FPGA技术交流 发表于 09-01 15:24 1117次阅读
如何去掉SPI0和UART0选项

易灵思Trion FPGA PS配置模式--update

数据发送完成后,继续发送CCK时钟100周期,或者一边发送一边检测CDONE,直到CDONE为高。实....
的头像 XL FPGA技术交流 发表于 04-25 15:13 3985次阅读
易灵思Trion FPGA PS配置模式--update

Efinity优化策略扫描与运行

易灵思已经有专门的ppt把优化策略讲解完了。这里只是把操作再重新演示下,方便查阅用。
的头像 XL FPGA技术交流 发表于 03-31 17:53 2347次阅读
Efinity优化策略扫描与运行

易灵思JTAG写入Flash工程的创建过程和烧写操作

易灵思在通过JTAG写入Flash时,需要手动创建一个打通JTAG到Flash的bridge,这里我....
的头像 XL FPGA技术交流 发表于 03-09 16:04 5268次阅读
易灵思JTAG写入Flash工程的创建过程和烧写操作

易灵思Programmer工具的配置模式过程分析

易灵思Trion FPGA的配置模块主要由CBUS[2:0]、SS_N和TEST_N几个信号控制。F....
的头像 XL FPGA技术交流 发表于 03-09 15:58 1815次阅读
易灵思Programmer工具的配置模式过程分析

intel的硬件兼容设计

intel器件在同一个系列有些封装在不同资源下是可以兼容硬件设计的。下面来说一下硬件兼容设计。 打开....
的头像 XL FPGA技术交流 发表于 11-03 09:50 1715次阅读
intel的硬件兼容设计