0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XL FPGA技术交流

文章:109 被阅读:14.3w 粉丝数:11 关注数:0 点赞数:0

分享易灵思FPGA

广告

Efinity Interface Designer报错案例-v2

  (1)ERROR:Interface Designer constraint generatio....
的头像 XL FPGA技术交流 发表于 04-07 08:41 1264次阅读
Efinity Interface Designer报错案例-v2

Efinity软件安装-v3

感谢朋友提供的视频。 1.软件安装 step1: 安装Python,注意勾选“Add Python ....
的头像 XL FPGA技术交流 发表于 03-29 08:38 356次阅读

怎样查看input/output delay是否生效

通过get_port命令查看接口。 get_ports * 以LVDS的输入输出为例 怎样去查看ou....
的头像 XL FPGA技术交流 发表于 02-27 08:38 641次阅读
怎样查看input/output delay是否生效

RISCV soft JTAG调试_v1.1

因为目前软件的限制,RISCV的逻辑不能同时共用JTAG,所以如果想要同时去调试逻辑和RISCV的话....
的头像 XL FPGA技术交流 发表于 02-23 16:16 600次阅读
RISCV soft JTAG调试_v1.1

易灵思RAM使用--Update3

易灵思RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。 1、ram初始化文件路径是工程路径....
的头像 XL FPGA技术交流 发表于 12-12 09:52 624次阅读
易灵思RAM使用--Update3

MIPI dsi TX移植注意事项 - update7

MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改....
的头像 XL FPGA技术交流 发表于 12-12 09:52 651次阅读
MIPI dsi TX移植注意事项 - update7

Efinity Interface Designer报错案例-v0

(1)ERROR:Interface Designer constraint generation ....
的头像 XL FPGA技术交流 发表于 12-12 09:52 848次阅读
Efinity Interface Designer报错案例-v0

Efinity Interface Designer报错案例-v1

(1)ERROR:Interface Designer constraint generation ....
的头像 XL FPGA技术交流 发表于 12-12 09:52 1188次阅读
Efinity Interface Designer报错案例-v1

Efinity RISC-V IDE入门使用指南

选择Generic Image Combination.并选择右侧的“*”添加文件,逻辑文件是生成的....
的头像 XL FPGA技术交流 发表于 08-21 12:25 2663次阅读
Efinity RISC-V IDE入门使用指南

Efinity软件安装方法

step1:安装Python,注意勾选“Add Python 3.7 to PATH” (2022版....
的头像 XL FPGA技术交流 发表于 08-14 15:55 1831次阅读
Efinity软件安装方法

MIPI2.5G DPHY TX demo移植指南

最近陆续有客户在评估易灵思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一个简单的移植来....
的头像 XL FPGA技术交流 发表于 07-14 10:21 2015次阅读
MIPI2.5G DPHY TX demo移植指南

MIPI dsi TX移植注意事项

MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改....
的头像 XL FPGA技术交流 发表于 07-08 10:20 733次阅读
MIPI dsi TX移植注意事项

易灵思IDE更新ROM可以不用全编译了

之前有人问题易灵思的BRAM是否可以修改ROM的初始化参数,像xilinx一样不需要编译,也有人问R....
的头像 XL FPGA技术交流 发表于 06-30 16:05 902次阅读
易灵思IDE更新ROM可以不用全编译了

易灵思Trion FPGA PS配置模式--update

生成相应的下载文件。注意修改Bitstream生成模式时,不需要进行工程的全编译,只需运行最后一步数....
的头像 XL FPGA技术交流 发表于 06-15 11:30 1093次阅读
易灵思Trion FPGA PS配置模式--update

易灵思RAM使用指南

易灵思RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
的头像 XL FPGA技术交流 发表于 06-07 09:19 1666次阅读
易灵思RAM使用指南

易灵思内部重配置实现远程更新

除通过外部多功能IO来选择之外,易灵思通过内部重配置实现远程更新操作也非常简单。
的头像 XL FPGA技术交流 发表于 05-30 09:24 1594次阅读
易灵思内部重配置实现远程更新

MIPI dsi TX移植注意事项-update4

MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改....
的头像 XL FPGA技术交流 发表于 05-23 09:51 1086次阅读
MIPI dsi TX移植注意事项-update4

MIPI dsi TX移植注意事项

MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改....
的头像 XL FPGA技术交流 发表于 05-22 10:01 819次阅读
MIPI dsi TX移植注意事项

MIPI dsi TX移植注意事项

MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改....
的头像 XL FPGA技术交流 发表于 05-14 10:04 706次阅读
MIPI dsi TX移植注意事项

易灵思FPGA下载器安装方法

说明:该下载器把SPI与JTAG管脚进行了分开处理。 鉴于JTAG使用较多,SPI使用较少,所以把J....
的头像 XL FPGA技术交流 发表于 05-11 09:13 3121次阅读
易灵思FPGA下载器安装方法

Ti60 PLL的clkout4使用限制

关于clkout4的说明其实不多,在PLL的说明中提到CLKOUT4只用于top和bottom的区域....
的头像 XL FPGA技术交流 发表于 05-04 11:10 812次阅读
Ti60 PLL的clkout4使用限制

MIPI2.5G DPHY TX demo移植教程

最近陆续有客户在评估易灵思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一个简单的移植来....
的头像 XL FPGA技术交流 发表于 04-18 10:07 1886次阅读
MIPI2.5G DPHY TX demo移植教程

GBUFCE原语介绍

如果普通的GPIO怎么走全局时钟网络,其实很简单,打开原主文档,找到EFX_GBUFCE,该部分提供....
的头像 XL FPGA技术交流 发表于 04-06 11:44 725次阅读
GBUFCE原语介绍

怎样把立创的PCB转成allegro的

怎样把立创的PCB转成allegro的
的头像 XL FPGA技术交流 发表于 04-03 10:02 6467次阅读
怎样把立创的PCB转成allegro的

APB3接口的读写过程

APB3是一个低功耗低成本接口。所有信号在时钟上升沿传输,每次传输需要两个时钟周期。
的头像 XL FPGA技术交流 发表于 03-31 17:26 2108次阅读
APB3接口的读写过程

求一种Ti60F100高速IO实现HDMI环出方案

xilinx和altera都有通过IO驱动HDMI的方案,支持的分辨率各有不同,这跟不同系列的FPG....
的头像 XL FPGA技术交流 发表于 03-09 14:20 2396次阅读
求一种Ti60F100高速IO实现HDMI环出方案

RISCV操作常见问题之update1解析

如果工程直接复制另一个工程,路径一定要修改,建议重新eclipse工程。
的头像 XL FPGA技术交流 发表于 02-23 16:16 3126次阅读
RISCV操作常见问题之update1解析

Efinity在Debug时会出现UUID mismatch错误案例分享

Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。
的头像 XL FPGA技术交流 发表于 02-20 10:56 1773次阅读
Efinity在Debug时会出现UUID mismatch错误案例分享

Ti60F100用片内flash启动RISCV程序不能成功的解决办法

Ti60F100内部是一个16Mbit的flash,每个地址对应的是一个8位的数据,所以,地址范围是....
的头像 XL FPGA技术交流 发表于 02-15 17:13 1549次阅读
Ti60F100用片内flash启动RISCV程序不能成功的解决办法

Efinity版本更新可能遇到的问题及解决办法

Efinity用新版本的软件打开老工程时,可能会出现编译不能通过的情况,并且打不开interface....
的头像 XL FPGA技术交流 发表于 02-14 09:37 1069次阅读
Efinity版本更新可能遇到的问题及解决办法