0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XILINX开发者社区

文章:123 被阅读:22.9w 粉丝数:10 关注数:0 点赞数:2

广告

XRT_Kernel与XRT_IP介绍

从2020.2开始,XRT提供了新的Native API,以区别行业标准OpenCL API的,在F....
的头像 XILINX开发者社区 发表于 07-04 11:09 1534次阅读

如何在Block diagram中为PR区域添加.bd格式的Reconfigurable Module

关于DFX的问题: 正在尝试为Xilinx Github下的PYNQ_Composable_Pipe....
的头像 XILINX开发者社区 发表于 06-24 10:17 1366次阅读

一般涉及DDR读写仲裁的控制逻辑需要注意哪些方面

基于vivado2020.1和zcu102开发板(rev1.1)开发项目,工程涉及DDR4(MIG)....
的头像 XILINX开发者社区 发表于 06-15 11:59 2008次阅读

CSU SWDT、LPD SWDT和FPD SWDT的关系与使用

在Zynq MPSoC的器件里,PS (Processing System )集成了三个看门狗,分别....
的头像 XILINX开发者社区 发表于 06-15 11:52 2417次阅读

在Vitis中创建基于ARM的BareMetal程序设计

Create Application,选择一个新的XSA文件,导入从Vivado获得的XSA文件。
的头像 XILINX开发者社区 发表于 06-08 16:12 2014次阅读

在Vivado中创建基于IP集成器(IP Integrator)的设计

Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台,在一款芯片内集成射频....
的头像 XILINX开发者社区 发表于 06-08 16:07 2854次阅读

Versal PCIe仿真例子工程介绍

PCIe 仿真需要Endpoint 模型和Root Port 模型协同工作。用户一般可以采用购买BF....
的头像 XILINX开发者社区 发表于 06-08 15:30 1288次阅读

基于Xilinx KV26的立体视觉匹配方案

深度估算是自动驾驶领域的一项关键技术。作为自动驾驶中最常用的传感器,摄像头能够获取全面、丰富又密集的....
的头像 XILINX开发者社区 发表于 06-01 09:36 2520次阅读

抓取SEM IP的串口log的详细步骤

SEM IP在上板调试过程中有时会出现一些错误,比如无法执行IP的插错纠错功能,或者自身的初始化无法....
的头像 XILINX开发者社区 发表于 05-12 12:52 6050次阅读

在Versal里实现cache一致性传输

Versal与MPSoC在cache维护数据的架构上,有一定的相似性。所以在Versal器件里,我们....
的头像 XILINX开发者社区 发表于 04-21 10:19 1110次阅读

HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议

Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver....
的头像 XILINX开发者社区 发表于 03-25 09:13 3980次阅读

移植VMK180 TRD的PetaLinux工程

所有工具和参考设计使用2021.2。X86编译主机的操作系统是Ubuntu 18.04.6 LTS。....
的头像 XILINX开发者社区 发表于 03-18 13:43 1785次阅读

如何做到在VPK120里实现MRMAC以太网IP

  本文作者:赛灵思工程师 Gray Pan   Step 1   首先,打开最新版本的Vivado....
的头像 XILINX开发者社区 发表于 03-16 15:51 1206次阅读

利用ORAN IP的例子工程来做仿真

一个是新建Block Design,添加IP之后,通过运行Block Automation来产生一个....
的头像 XILINX开发者社区 发表于 03-11 09:42 1546次阅读

采用PYNQ和Vitis AI的智能办公解决方案

本文投稿作者: zst123 (github.com/zst123) 信息通信和电子爱好者, 热衷于....
的头像 XILINX开发者社区 发表于 11-12 10:08 2479次阅读
采用PYNQ和Vitis AI的智能办公解决方案

Vitis视频分析SDK构建自己的智能视频分析解决方案

Vitis 视频分析 SDK构建自己的智能视频分析解决方案 Vitis 视频分析 SDK 旨在 Xi....
的头像 XILINX开发者社区 发表于 11-08 10:35 4197次阅读

Kria KV260开发板开箱指南

Kria KV260 开发板开箱指南 ★ 目录 ★ 第一章KV260 硬件接口 第二章镜像下载和烧写....
的头像 XILINX开发者社区 发表于 11-02 14:39 3042次阅读
Kria KV260开发板开箱指南

赛灵思2021自适应计算挑战赛技术讲解分享会

赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的....
的头像 XILINX开发者社区 发表于 10-27 17:16 4196次阅读

基于PYNQ RFSoC框架的开源量子位控制器

费米实验室,普林斯顿大学,芝加哥大学等科研机构联合发表了基于PYNQ RFSoC框架的开源量子位控制....
的头像 XILINX开发者社区 发表于 10-27 16:47 1914次阅读

赛灵思全新Test Drive试用体验

赛灵思应用商店提供一个强大的平台,其可使用一个简单易用的安全数字版权管理 (DRM) 基础架构来发布....
的头像 XILINX开发者社区 发表于 10-19 09:41 1754次阅读

赛灵思2021自适应计算挑战赛问题汇总

赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的....
的头像 XILINX开发者社区 发表于 10-11 17:08 1889次阅读

如何用10行代码轻松在ZYNQ MP上实现图像识别

本文来自赛灵思高级产品应用工程师,张超。如今各种机器学习框架的普及使得个人搭建和训练一个机器学习模型....
的头像 XILINX开发者社区 发表于 10-09 10:47 4673次阅读
如何用10行代码轻松在ZYNQ MP上实现图像识别

XILINX使用方法论设计无法连贯布线

本篇博文中的分析是根据真实客户问题撰写的,该客户的 DFX 设计无法连贯布线,存在布线重叠。本篇博文....
的头像 XILINX开发者社区 发表于 09-28 10:41 1790次阅读

硬件中存在DDR4校准后数据错误

本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准后数据错误,此问题显示....
的头像 XILINX开发者社区 发表于 09-16 09:30 2519次阅读

由于时钟域交汇处理不当所导致罕见的比特翻转

本篇博文中的分析是根据真实客户问题撰写的,该客户发现在现场出现罕见的比特翻转, 本篇博文旨在演示用于....
的头像 XILINX开发者社区 发表于 09-10 09:44 1427次阅读

如何修复硬件中存在DDR4校准错误

本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准错误,不同板以及不同构....
的头像 XILINX开发者社区 发表于 09-03 09:33 2998次阅读

HLS导出的.xo文件如何导入到Vitis里面

Q1 HLS导出的.xo文件如何导入到Vitis里面?需要把.xo文件解压,然后把文件夹导入到Vit....
的头像 XILINX开发者社区 发表于 08-26 17:03 2611次阅读

如何基于Vitis中把设置信息传递到底层的Vivado

在Vitis 统一软件平台中使用v++ -link命令,可以把各种类型Kernel(C, C++, ....
的头像 XILINX开发者社区 发表于 07-28 10:12 2103次阅读
如何基于Vitis中把设置信息传递到底层的Vivado

如何在训练过程中正确地把数据输入给模型

机器学习中一个常见问题是判定与数据交互的最佳方式。 在本文中,我们将提供一种高效方法,用于完成数据的....
的头像 XILINX开发者社区 发表于 07-01 10:47 2412次阅读

如何使用ICAP在Spartan-3AN FPGA内运行多重启动应用

(UG332) 即为《Spartan-3 系列配置用户指南》 在此用户指南中,并未涵盖有关从 SPI....
的头像 XILINX开发者社区 发表于 06-25 17:25 1976次阅读