FDCE/FDPE/FDRE/FDSE触发器简介
每个 Slice 有 8 个 FF 。四个可以配置为 D 型触发器或电平敏感锁存器，另外四个只能配置....
Verilog赋值和结构说明语句
从仿真结果可以看出：在顺序块中，15ns的时候，l1被赋值为8’h2，在25ns的时候，l2被赋值为....
Verilog逻辑设计中的循环语句和运算符
“ 本文主要分享了在Verilog设计过程中一些经验与知识点，主要包括循环语句(forever、re....
gpio和pinctrl子系统的关系与区别
gpio 和 pinctrl 子系统在内核里的使用率非常高，和嵌入式产品的关联非常大。从这两个子系统....
Verilog HDL中常用预编译命令介绍
`timescale命令用于在文件中指明时间单位和时间精度，通常在对文件进行仿真时体现。EDA工具可....
函数模板与类模板的基本概念及实现原理
[导读] 最近使用C++做些编程，把日常遇到的些比较重要的概念总结分享一下。本文来分享一下模板类的原....
如何通过采用modelsim仿真波形图实现字符点阵显示
将字符点阵文件中的提示信息，备注，标点符号等全部删除，只留下点阵的编码。并将相邻奇偶两行的数据调整到....
Verilog进行组合逻辑设计时的注意事项
由于赋值语句有阻塞赋值和非阻塞赋值两类，建议读者使用阻塞赋值语句“=”，原因将在“阻塞赋值和非阻塞赋....
I2C通信理解与三种IIC数据帧传递过程
很多朋友在进行IIC通信协议开发的时候比较迷茫，可能长时间没有用了，就有所忘却，也算正常，不过如果重....
摩尔型状态机与米利型状态机的区别是什么
FSM有限状态机，序列产生，序列检测，是FPGA和数字IC相关岗位必须要掌握的知识点，在笔试和面试中....
如何解决STM32芯片Flash写保护的问题
本文介绍了如何解决STM32芯片Flash写保护导致无法下载程序，无法在线调试的问题;如果您遇到相同....
高速串行收发器的重要概念和注意事项
此篇文章深入浅出介绍了关于高速串行收发器的几个重要概念和注意事项，为方便知识点复习总结和后续查阅特此....
Xilinx FPGA的上电模式类型分类
典型的主模式都是加载片外非易失（ 断电不丢数据） 性存储器中的配置比特流，配置所需的时钟信号（ 称为....
VIVADO时序约束及STA基础
时序约束的目的就是告诉工具当前的时序状态，以让工具尽量优化时序并给出详细的分析报告。一般在行为仿真后....
异步FIFO设计原理及应用需要分析
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，....
浅析嵌入式编程上下文切换及完美解耦的一种方法
上下文快速切换 - cpost应用 我们通常认为，在中断中，不能执行耗时的操作，否则会影响系统的....
System Verilog与verilog的概念有何不同
SystemVerilog是一种 硬件描述和验证语言 （HDVL），它 基于IEEE1364-200....
SystemVerilog语言介绍汇总
作者:limanjihe https://blog.csdn.net/limanjihe/arti....
FPGA中多时钟域和异步信号处理的问题
有一个有趣的现象，众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域....
工商网监