FPGA之家

vivado搭建一个简单PS 的工程（记得勾选uart），生成bit，导出硬件，启动sdk，新建he....

学习编程与武功绝学武侠小说中，各路侠客绿林好汉都是从基本功开始一招一式学起，掌握了足够多的招式后，加....

在PCIe模式中，PCLK是FPGA逻辑接口，用来同步并行接口数据传输。在Gen1应用中推荐的PCL....

C 语言高效、灵活、功能丰富、表达力强、作为一门基础的底层语言与九阳神功偏内功是一致的，九阳真经着重....

原文标题：编辑推荐：高速ADC测试和评估应用笔记 文章出处：【微信公众号：FPGA之家】欢迎添加关注....

说到RAM，相信大家都略知一二，但你知道各种RAM的原理及区别吗？

标识符可以是一组字母、数字、下划线和$符号的组合，且标识符的第一个字符必须是字母或者下划线。

原文标题：非常详细的Verilog讲义教程 文章出处：【微信公众号：FPGA之家】欢迎添加关注！文章....

上次的推文实用 | 分享几个非常实用的开源项目中有提到过nanomsg，正好最近的工作中也有用到na....

AXI4 是一种高性能memory-mapped总线，AXI4-Lite是一只简单的、低通量的mem....

在Vivado的设计流程各个阶段里，采用统一的数据模型:DCP(design checkpoint)....

区别来了，很明显，第一份代码因为用output <= output + 1的原因，左右两端使用了相同的信号，混淆当前状态和下一状态，下一状态被隐藏起来。但第二份代码综合出来的很明显，nxt是下一状态，并且nxt是通过当前状态output得到的。

不等式右边第一项系数为当前x与y方向梯度值的较小值，第二项系数为当前x与y方向梯度的较大值与较小值之....

由于平时我们工作中，FIFO都是直接调用IP核，对于FIFO深度选择并没有很在意，而在笔试面试过程中....

随着电子技术的不断发展，传统的频率合成技术逐渐不能满足人们对于频率转换速度、频率分辨率等方面的追求，....

SPDK Thread 模型是SPDK诞生以来十分重要的模块，它的设计确保了spdk应用的无锁化编程....

本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完....

只有当FPGA工程需要大量降低功耗时才有必要引入门控时钟，若必须引入门控时钟，则推荐使用基于寄存器的....

C语言一经出现就以其功能丰富、表达能力强、灵活方便、应用面广等特点迅速在全世界普及和推广。

  ISE版本为14.7 1、时 钟IP核(Clocking Wizard) 第一页 Clockin....

ADRV9009是一款高集成度射频（RF）、捷变收发器，提供双通道发射器和接收器、集成式频率合成器以....

什么是串级PID？顾名思义就是两个串起来的PID，下面是一个双闭环的例子，外环是位置环，内环是速度环....

学习关于ZYNQ IP核中的GP接口和HP接口的异同，介绍关于AXI_GP接口和AXI_HP接口的相....

格雷码（Gray Code）是由贝尔实验室的弗兰克·格雷（Frank Gray，1887-1969）....

在嵌入式软件开发中，一个项目往往需要多人协作完成。

针对SpinalHDL中的两大类型Reg、Wire，来梳理下在SpinalHDL中的对应关系及声明形....

单片机主要作用是控制外围的器件，并实现一定的通信和数据处理。但在某些特定场合，不可避免地要用到数学运....

在同步系统中，数据始终相对于时钟具有固定的关系 当该关系满足设备的建立和保持要求时，输出将在其指定的....

后来电传打印机（teleprinters ）普遍使用5、6、7或8个数据位来表示各种字符编码，最终成....

在FPGA设计里，设计仿真完成RTL代码设计后便是交给设计套件进行综合及布局布线。在综合过程里，Vi....