Verilog HDL语言中任务与函数的比较
其中，返回值的类型和位宽是可选项，如果缺省会返回一位寄存器类型数据。Verilog HDL认为函数的....
你们知道always，assign和always@(*)之间的区别吗
1.always@后面内容是敏感变量，always@（*）里面的敏感变量为*，意思是说敏感变量由综合....
深度解读AMBA、AHB、APB、AXI总线介绍及对比
什么是AMBA？ 现如今，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于I....
Verilog设计过程中状态机的设计方法
“本文主要分享了在Verilog设计过程中状态机的一些设计方法。 关于状态机 状态机本质是对具有逻辑....
如何在VScode中自动生成Verilog仿真文件
一、实现功能 1、可以自动创建文件夹 2、根据Verilog文件自动生成测试文件模板（TB文件名字是....
SPI、UART、IIC总线之间有什么区别与联系
SPI 总线 SPI（Serial Peripheral Interface，串行外设接口）是一种高....
Linux中的软链接、硬链接都用在哪些场合？
最近，看到很多文章都在介绍 Linux 中的文件系统，其中就包括：inode 节点、软链接、硬链接等....
Zynq-7000系列可编程逻辑PL是什么？
刚学ZYNQ的时候，看到里面反复提到PS和PL，还以为PS是PhotoShop的意思，PL是哪种型号....
芯片技术中就有了“层”的概念是什么？
前言：集成电路(芯片)是用光刻为特征的制造工艺，一层一层制造而成。所以,芯片技术中就有了“层”的概念....
芯片能屯一堆十年后暴涨再卖掉吗？
何止涨 5 倍，听说有的 MCU 都涨了几十倍。所以有人建议多囤点芯片，十年后再卖。酒越存越香，股票....
时序问题常见的跨时钟域亚稳态问题
今天写一下时序问题常见的跨时钟域的亚稳态问题。 先说明一下亚稳态问题： D触发器有个明显的特征就是建....
Verilog的两种块语句解析
1. 块语句有两种，一种是 begin-end 语句， 通常用来标志（）执行的语句；一种是 fork....
将FPGA集成进SoC的好处显而易见
FPGA以其强大的灵活性和适应性见长。系统设计师在设计大容量复杂应用时，越来越多的考虑使用SoC中集....
工商网监