Johnson约翰逊计数器Verilog实现
扭环形计数器，约翰逊计数器，每次状态变化时仅有一个触发器发生翻转，译码不存在竞争冒险，在n（n≥3）....
CAN总线的硬件结构、信号电平相关的基础知识
高速CAN总线最高信号传输速率可达1Mbps，支持最长距离40m（CAN FD最高支持12Mbps，....
开源FPGA EDA工具必将统治世界？
对于FPGA来说，开源FPGAEDA工具和GCC的情况类似，虽然目前还停留在兴趣项目层面，但其进化速....
如何快速修改keil软件的代码编辑界面
大家好，我是小麦，最近的文章都在介绍相关工具推荐和使用，这次给大家带来如何快速修改keil软件的代码....
xilinx的FPGA时钟结构
HROW：水平时钟线，从水平方向贯穿每个时钟区域的中心区域，将时钟区域分成上下完全一致的两部分。全局....
在SpinalHDL中如何像软件调用方法那样优雅地例化端口
习惯了写Verilog的小伙伴们在做大型工程时是否有遇到过连续数天时间化身“连线工程师”去例化模块、....
FPGA与GPU架构的背景
FPGA 可提供一种不同的 AI 优化的硬件方法。与 GPU 不同，FPGA 提供独特的精细化空间可....
Linux中经常使用的命令常见用法演示
但是这里有一个小小的问题：如果终端窗口的大小并不是全屏的，如果目录层次比较深，那么显示的路径信息就会....
注册Xilinx账户以及申请IP许可
搜索Xilinx即可找到官网，点击进入。微信的限制也太大了吧，这里放不了图片，只能口述了。进入官网页....
Verilog的块语句fork...join 和 begin...end
begin_end顺序块，用于将多条语句组成顺序块，语句按顺序一条一条执行（除了带有内嵌延迟控制的非....
基于FPGA灰度直方图线性拉伸
但是实际应用中并不会直接采用上述的A和B，这是由于图像中可能存在噪声的原因。想象如果图像中存在几个纯....
Xilinx SelectIO IP的GUI参数详细解释
Xilinx SelectI IP是一个VHDL/Veilog封装文件，根据用户配置生成实例化的I/....
如何使用xilinx的HLS工具进行算法的硬件加速
在整个流程中，用户先创建一个设计 C、C++ 或 SystemC 源代码，以及一个C的测试平台。通过....
关于ZooKeeper知识你知道多少
Zookeeper维护一个类似文件系统的树状数据结构，这种特性使得 Zookeeper 不能用于存放....
XDMA/PCIE IP的定制和Block Design的搭建
上一篇内容我们已经对PCIE协议进行了粗略的讲解。那么不明白具体的PCIE协议，我们就不能在FPGA....
高覆盖率的Verilog代码的编写技巧
设计工程师需要关心的主要有行覆盖率（Block），条件覆盖率（Expression），翻转覆盖率（T....
内存管理模块mem_malloc介绍及测试验证实验
本次给大家分享一位大佬写的应用于单片机内存管理模块mem_malloc，这个mem_malloc的使....
自动化测试框架unittes详解
从事FPGA开发无论是仿真还是上板验证，总少不了各种各样的case遍历，手动执行起来就太麻烦了。尤其....
关于通信系统中的信道编码技术详解
是不是挺难的？九年义务教育让我们拥有了解这个世界的基本认知能力。高中使我们在数理化、政史地、语文和外....
基于SelectIO的高速ADC时序实现
ADS42LB49和ADS42LB69是高线性度、双通道、14 和 16 位 250MSPS 模式转....
Verilog HDL语言的数据类型和运算符
reg是寄存器数据类型的关键字，是数据存储单元的抽象，通过赋值语句可以改变寄存器存储的值。reg型数....
ModelSim工程实战之自动仿真
在该页面中，如果你安装的是 ModelSim 软件，那么你需要在 ModelSim 路径中进行设置，....
如何利用官方移植例子，创建一个自己demo工程
之前挖了图解freeRTOS的坑，挖了坑就得填。今天就从使用开始，先把freeRTOS用起来。先聊一....
基于PYNQ的数字信号处理之旅
使用plotly_express和pandas dataframe实现可视化操作，能够自由对绘图进行....
简单实用的框架，可用于快速增加或修改IO配置
因为一旦有某一个 IO 配置错误，或者原来的配置没有修改正确（比如一个 IO 在原来的硬件适配中是输....
用C语言写出简单的加密算法
有一套四位数加密系统，输入四位数以后会自动加密。加密规则如下：每位数字都加上 5，然后用和除以 10....
工商网监