0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

OpenFPGA

文章:338 被阅读:100.3w 粉丝数:67 关注数:0 点赞数:17

广告

Intel的第一款CPU长啥样?

今天,当我们坐在电脑前沉浸在游戏中,和远在他乡的女友、朋友、家人聊天和语音,在互联网上冲浪、查找资料....
的头像 OpenFPGA 发表于 05-14 09:22 5191次阅读
Intel的第一款CPU长啥样?

解析多时钟域和异步信号处理解决方案

有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域....
的头像 OpenFPGA 发表于 05-10 16:51 3985次阅读
解析多时钟域和异步信号处理解决方案

IC历史上的伟人FedericoFaggin介绍

今天,给大家介绍第一位伟大的人物-费德里科·法金(Federico Faggin) 如果您要查找世界....
的头像 OpenFPGA 发表于 05-08 11:47 2077次阅读

龙芯正式发布首个用中文编写的CPU规范

本月中旬,龙芯发布了龙芯自主指令系统架构LoongArch,并宣布会开放LoongArch指令,现在....
的头像 OpenFPGA 发表于 05-08 11:44 2638次阅读

古老CPU启示录-MC14500 1位CPU

古老CPU启示录-MC14500 1位CPU(ICU 简介 在20世纪80年代4位、8位CPU逐渐成....
的头像 OpenFPGA 发表于 05-08 11:31 3679次阅读
古老CPU启示录-MC14500 1位CPU

关于Vitis使用教程详解

首先是安装,本教程分两个主要的平台(WIN10和Ubuntu)给出安装教程和源文件。
的头像 OpenFPGA 发表于 04-26 10:02 13240次阅读
关于Vitis使用教程详解

如何获取和使用Github上的开放资源

自从 Vitis 发布后,Xilinx 在 Github 上持续开源了很多资源,方便开发者进行自己的....
的头像 OpenFPGA 发表于 04-09 11:51 3537次阅读
如何获取和使用Github上的开放资源

FPGA系统中设计数字表示介绍

在FPGA系统中有两个基本准则非常重要,分别为:数字表示法和代数运算的实现。本博文主要介绍数字表示。....
的头像 OpenFPGA 发表于 04-04 18:31 3277次阅读
FPGA系统中设计数字表示介绍

IC技术圈—致力于建立知识、人的联系

现在数字通信系统中,I/O电压标准包括早期的TTL标准,CMOS标准,LVTTL标准,LVCMOS标....
的头像 OpenFPGA 发表于 03-09 16:39 2315次阅读

FPGA之选择多个jobs能加快实现速度么?

在用Vivado对工程编译时,会弹出下面的对话框: 备注:虽然FPGA不能叫编译,但很多工程师为了方....
的头像 OpenFPGA 发表于 02-11 11:33 1576次阅读
FPGA之选择多个jobs能加快实现速度么?

Xilinx始终保持着全球FPGA的霸主地位,难以撼动!

由于Xilinx器件是只需要进行编程的标准部件,客户不需要像采用固定逻辑芯片时那样等待样品或者付出巨....
的头像 OpenFPGA 发表于 11-20 11:47 2959次阅读

Spartan-7到底有哪些特色、优势,相比前一代有什么不同点

近日,赛灵思公司再度取得一项里程碑式成就——Spartan 系列器件销量突破 10 亿!这是赛灵思其....
的头像 OpenFPGA 发表于 11-20 11:43 7249次阅读
Spartan-7到底有哪些特色、优势,相比前一代有什么不同点

Testbench基本组成与示例

根据需要,可以同时使用两种方法。每一个initial块、always块之间都是并行工作的关系,但在i....
的头像 OpenFPGA 发表于 11-20 11:38 3513次阅读
Testbench基本组成与示例

Testbench编写文件的读写操作

用“数组”来表述Verilog HDL中的定义并不准确,但对大多数人来说应该更好理解。可以将stim....
的头像 OpenFPGA 发表于 11-20 11:33 3035次阅读

在模块化设计过程中编写testbench并仿真的方法

在开始设计前,根据设计划分好各功能模块(为了叙述方便,这里以对“FPGA数字信号处理(十三)锁相环位....
的头像 OpenFPGA 发表于 11-20 11:29 3955次阅读

使用三种自动化testbench验证方法

自我检查testbench设计:与前两种方法不同,该方法实时检查预期结果和实际结果,而不是仿真结束后....
的头像 OpenFPGA 发表于 11-20 11:26 3756次阅读

Imagination Technologies带来了一款瞄准ADAS的神器

“汽车行业正处于变革的风口浪尖,自动驾驶汽车和自动驾驶出租车等新的应用场景对人工智能(AI)的性能水....
的头像 OpenFPGA 发表于 11-20 10:59 1718次阅读

GNU/Linux 与开源文化发展大致的脉络

本文只梳理大致的脉络,不做详尽的叙述。 一、计算机的发明 世上本无路,走的人多了,就有了路。世上本无....
的头像 OpenFPGA 发表于 11-13 18:07 1718次阅读

Xilinx 7系列FPGA介绍

Xilinx 7系列FPGA概览 文章目录 Xilinx 7系列FPGA概览 1.Xilinx的四个....
的头像 OpenFPGA 发表于 11-13 18:03 15097次阅读

AXI-Stream代码

AXI-Stream代码详解 AXI4-Stream跟AXI4的区别在于AXI4-Stream没有A....
的头像 OpenFPGA 发表于 11-05 17:40 3568次阅读
AXI-Stream代码

AXI4-Lite总线信号

在《AXI-Lite 自定义IP》章节基础上,添加ilavio等调试ip,完成后的BD如下图: 图4....
的头像 OpenFPGA 发表于 10-30 17:10 2309次阅读
AXI4-Lite总线信号

JTAG下载器连接时FPGA不加载flash里的程序解决办法

最近群里有很多人遇到上述的情况,一直觉得不可思议,以前没有遇到这种情况,如果是很常见的情况,那官网一....
的头像 OpenFPGA 发表于 10-30 11:37 7273次阅读
JTAG下载器连接时FPGA不加载flash里的程序解决办法

Xilinx7系列里的Multiboot介绍

在远程更新的时候,有时候需要双镜像来保护设计的稳定性。在进行更新设计的时候,只更新一个镜像,另一个镜....
的头像 OpenFPGA 发表于 10-12 14:20 4019次阅读
Xilinx7系列里的Multiboot介绍

如何将程序写到flash中去

将数据写到外挂的flash中。2重新启动FPGA配置。 不过要做到远程升级,一般需要在原始程序中就考....
的头像 OpenFPGA 发表于 10-12 14:16 3112次阅读
如何将程序写到flash中去

DMA的三种典型应用

基于AXI的DMA对内部寄存器的读写有着相同的方式。在普通传输模式下,DMA内部的寄存器都是由处理器....
的头像 OpenFPGA 发表于 10-10 10:23 6937次阅读
DMA的三种典型应用

你必须了解的AXI总线详解

不同类型的DMA GPIO PL general purpose AXI GP AXI utlili....
的头像 OpenFPGA 发表于 10-09 18:05 7502次阅读
你必须了解的AXI总线详解

黑客在4Chan平台上以BT种子的形式泄漏了多个旧Windows版本的源代码

微软的Windows操作系统是目前使用人数最多、覆盖最广的桌面操作系统,从安全角度来看,其系统源代码....
的头像 OpenFPGA 发表于 09-30 17:29 2622次阅读

AXI4读写操作时序及AXI4猝发地址及选择

对于地址递增或地址循回的猝发,并且要求传输数据的宽度比数据总线上的要窄,这中猝发过程中,每次数据传输....
的头像 OpenFPGA 发表于 09-24 10:29 18192次阅读
AXI4读写操作时序及AXI4猝发地址及选择

基于FPGA的多时钟域和异步信号处理解决方案

有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域....
的头像 OpenFPGA 发表于 09-24 10:20 2934次阅读
基于FPGA的多时钟域和异步信号处理解决方案

AXI4交换机制是什么

设备之间的互联,与其他具有对称的主端口和从端口设备一样,可以连接真正的主设备和从设备。
的头像 OpenFPGA 发表于 09-24 10:12 2172次阅读
AXI4交换机制是什么