0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA之家

文章:882 被阅读:360.5w 粉丝数:196 关注数:0 点赞数:72

广告

modelsim波形仿真的基本操作了解

在刚接触modelsim时,被其繁复的操作流程所困,一度只能依靠在quartus中修改代码编译后再重....
的头像 FPGA之家 发表于 11-29 09:52 3220次阅读

进程间通信的几种实现方式

所谓的瀑布模型,其实就是将整个软件开发过程分成多个阶段,往往是上一个阶段完全做完,才将输出结果交给下....
的头像 FPGA之家 发表于 11-29 09:33 2275次阅读

在ZCU102评估套件上实现NVMe SSD接口的解决方案

NVMeG3-IP 内核提供了一个在 ZCU102 评估套件上实现 NVMe SSD 接口的解决方案....
的头像 FPGA之家 发表于 11-28 15:37 1997次阅读

傅里叶变换、拉普拉斯变换、Z变换剖析

傅里叶变化只能对能量有限的信号进行变换(也就是可以收敛的信号),无法对能量无限的信号进行变换(无法收....
的头像 FPGA之家 发表于 11-28 11:00 2635次阅读

DDS直接数字式频率合成器基本原理及性能特点

直接数字式频率合成器DDS(Direct Digital Synthesizer),实际上是一种分频....
的头像 FPGA之家 发表于 11-28 09:27 6381次阅读

Modelsim初级使用教程

Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真,它....
的头像 FPGA之家 发表于 11-22 16:05 3362次阅读

经典的设计与验证流程

设计人员不写文档,直接写代码,边写边想,设计架构没有经过评审,和上下游交互接口和时序都对不上,代码写....
的头像 FPGA之家 发表于 11-21 10:44 1527次阅读

使用开源verilog仿真工具进行文件的编译和仿真

Icarus VerilogIcarus Verilog极其小巧,支持全平台Windows+Linu....
的头像 FPGA之家 发表于 11-21 09:40 3067次阅读

一款售价约280美元的Xilinx Artix-7100T FPGA开发板

FPGA采用的是ArtyA7,一款售价约 280 美元的 Xilinx Artix-7100T FP....
的头像 FPGA之家 发表于 11-17 11:19 1521次阅读

科普一下Verilog代码命名规范

命名规范包括模块命名规范和代码命名规范,代码命名需要有确定的含义,提高代码可读性和可维护性。
的头像 FPGA之家 发表于 11-17 09:54 3751次阅读

i2c-tools工具的安装和使用简单介绍

i2c-tools工具是一个专门调试i2c的,开源,可获取挂载的设备及设备地址,还可以读写I2C设备....
的头像 FPGA之家 发表于 11-17 09:52 9598次阅读

关于AXI BRAM控制器的相关内容

所有与axis主设备的通信都是通过一个5通道的axis接口进行的。所有写操作都在AXI总线的写地址通....
的头像 FPGA之家 发表于 11-16 11:33 3769次阅读

如何设计异步时钟之间的接口电路

  一、FIFO简介   FIFO是英文First In First Out 的缩写,是一种先....
的头像 FPGA之家 发表于 11-15 09:29 758次阅读

Versal ACAP GTY收发器仿真示例分析

您可在 AM002 的“收发器主复位”部分中找到详细描述。GTY 中的全新主复位控制器取代了前几代 ....
的头像 FPGA之家 发表于 11-15 09:23 952次阅读

MIPI I3C的基本原理及其应用概述

随着移动设备对于传感器数量的增加以及对性能的提高,I2C和SPI逐渐达到瓶颈,而I3C可以在同一根主....
的头像 FPGA之家 发表于 11-14 09:31 2446次阅读

使用matlab产生采样率为44.1khz的1khz的sin波

信号是表示消息的物理量,如电信号可以通过幅度、频率、相位的变化来表示不同的消息。这种电信号有模拟信号....
的头像 FPGA之家 发表于 11-09 11:00 1334次阅读

时序分析的设计约束(SDC)

使用SDC命令create_clock创建时钟,时钟周期20,占空比50%的时钟信号;
的头像 FPGA之家 发表于 11-08 09:12 7631次阅读

HLS与RTL语言的使用最佳实践研究

通过提高抽象级别,可以减少最初的设计工作量。设计人员可以集中精力描述系统的行为,而不必花费时间来实现....
的头像 FPGA之家 发表于 11-06 19:41 1288次阅读

一个基于FPGA的开源原型平台

Corundum是一个基于FPGA的开源原型平台,用于高达100Gbps及更高的网络接口开发。Cor....
的头像 FPGA之家 发表于 11-03 10:02 1613次阅读

CAN总线的帧类型及结构

数据帧和远程帧有标准格式和扩展格式两种格式。标准格式有11位的标识符,扩展格式有29位标识符。
的头像 FPGA之家 发表于 11-03 09:05 11508次阅读

ADC的内部原理和如何获得最佳精度

用了这么久ADC,从没细看过ADC的内部原理和如何获得最佳精度,今天看到一篇ST的官方文档讲的不错,....
的头像 FPGA之家 发表于 11-02 16:50 1147次阅读

Zynq UltraScale+ZU+的电源域

PS部分和PL部分的上电时序是独立的,为了防止损坏器件,器件内部已经进行了隔离。
的头像 FPGA之家 发表于 11-02 09:01 1829次阅读

一款“优雅"的时序图绘制插件:Waveform

Wavefrom波形绘制采用json文件的形式。创建一个json后缀的文件即可。Wavefrom提供....
的头像 FPGA之家 发表于 11-01 10:08 3741次阅读

同步FIFO之Verilog实现

FIFO的分类根均FIFO工作的时钟域,可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是....
的头像 FPGA之家 发表于 11-01 09:57 1902次阅读

Spartan系列器件销量破10亿

在 Spartan 系列的技术演进历程中,逻辑密度、性能、I/O 带宽和本地存储器实现了重大提升。首....
的头像 FPGA之家 发表于 10-28 11:29 806次阅读

宇航级FPGA的诸多挑战

设计用于空间的FPGA并非易事。桑迪亚国家实验室的David S. Lee认为,电离辐射是对在太空中....
的头像 FPGA之家 发表于 10-27 11:11 1210次阅读

在x86平台,如何用Qemu来模拟ARM系统

如果是操作性比较强的文章,那么就有必要交代清楚工作平台的背景是什么,要达到的目的是什么,总体步骤是怎....
的头像 FPGA之家 发表于 10-26 10:01 4581次阅读

使用模板创建输入输出接口时序约束的窍门

Source Synchronous:两个 device 间进行通信时,发送端生成一个伴随发送数据的....
的头像 FPGA之家 发表于 10-26 09:53 849次阅读

STM32简介/结构与应用

属于中低端的32位ARM微控制器,该系列芯片按本身所带的Flash大小可以分为三类:16K和32K小....
的头像 FPGA之家 发表于 10-26 09:42 9144次阅读

各种编程语言的能耗对比分析

当能耗也成为了一个重要指标,我们要怎么选择编程语言?2017 年,由 6 名葡萄牙研究者组成的团队决....
的头像 FPGA之家 发表于 10-20 11:23 749次阅读